Grundlagen Digital Design

Foundation Level - 2 Tage

In English

Grundlagen Digital Design ist ein anwendungsorientierter Schnellkurs, der die Kluft zwischen Wissensvermittlung durch Lehrbücher und Verfahren des digitalen Designs in der realen Projektwelt überbrücken soll.

Gegenüber dem On-the-Job-Lernen beschleunigt dieser Kurs die Wissensaneignung erheblich für Ingenieure, für die das Gebiet des digitalen Designs neu ist, sowie für Ingenieure, die ihre Designfähigkeiten vor einer Projektarbeit verbessern müssen. Im Mittelpunkt stehen insbesondere praxisorientiertes Design und übungs-Workshops. Zielsetzung bei der Entwicklung dieses Kurses war, die in der Regel über Monate erlernten Designtechniken in ein 2-tägiges Kompaktformat zu bringen.

Grundlagen Digital Design eignet sich als Einstiegskurs für eine umfassende Projektschulung von Designingenieuren, die ihr Hochschulstudium gerade abgeschlossen haben, oder von Ingenieuren, die aus anderen Bereichen (z.B. Software- oder analogem Design) zu digitalem Design wechseln. Als solches stellt er den natürlichen Vorläufer für die Doulos Kurse „Comprehensive VHDL“ und „Comprehensive Verilog“ dar, die Ingenieure auf die HDL-Anwendung im Rahmen von FPGA- oder ASIC-Designprojekten vorbereiten.

Zielgruppe

Hochschulabsolventen, die vor ihrem ersten Designprojekt stehen, und Ingenieure mit eingeschränkten Praxiserfahrungen in digitalem Design
Ingenieure aus anderen Bereichen (z.B. Softwaredesign oder analogem Design), die eine Umschulung wünschen, um in den digitalen Designbereich zu wechseln, oder sich mit modernen digitalen Designtechniken vertraut machen müssen

Voraussetzungen

Die Kursteilnehmer müssen keine Erfahrungen aus digitalen Designprojekten oder Vorkenntnisse in HDL mitbringen. Sie sollten jedoch mit den Grundlagen der Digitalelektronik vertraut sein. Falls gewünscht, kann Doulos Hintergrundlektüre zur Wissensauffrischung vor Kursbeginn empfehlen. (Wenden Sie sich an Doulos, um weitere Informationen zu erhalten oder die Eignung für den Kurs zu erörtern.)

Kursinhalte

Kombinatorisches und sequentielles Logikdesign für PLDs und ASICs mit Schwerpunkt auf Synchrondesign-Techniken
Design und Implementierung von Grundbaueinheiten, wie Decodern, Multiplexern, Shift Registers, Zählern
Design und Implementierung synchroner Finite State Machines
überblick über ASIC- und FPGA-Logik-Design sowie über State-of-the-Art-Bauelemente
Design mit programmierbaren Bauelementen
Effektive Designmethoden und -Flows

HINWEIS: Dieser Kurs vermittelt keine Kenntnisse in einer bestimmten Hardware-Beschreibungssprache. Solche Kenntnisse sind für diesen Kurs auch nicht erforderlich.

Kursunterlagen

Die Doulos Kursunterlagen sind für ihren höchst umfassenden Informationsgehalt und die äußerst benutzerfreundliche Präsentation allgemein bekannt. In den Kursgebühren sind enthalten:

Vollständig indizierte Kursskripts, die ein komplettes Referenzhandbuch darstellen
Arbeitsbuch, vollgepackt mit praktischen Beispielen und Lösungen als Unterstützung bei der Wissensanwendung

Kursurfbau und Inhalt

Introduction

Designing with programmable logic and ASICs • Synchronous design techniques • Using HDLs

Digital Design Fundamentals

Representing bits and three-states • Unsigned and signed (two's complement) numbers • Static and dynamic definition of combinational logic • Logic minimisation • Avoiding asynchronous sequential logic

Synchronous Sequential Logic

Principles • Using D-type flip-flops • Characterisation - timing constraints • Timing violations and metastability issues • Timing performance of synchronous systems • Static timing analysis • Other flip-flop types

An Overview of HDL-Based Design

First and second generation HDLs • VHDL and Verilog • Design process using HDLs

Introduction to Programmable Logic

Survey of programmable logic devices •: Selecting an appropriate device • Importance of the internal structure • I/O pin standards • Pull-ups; open collector; tristates and bi-directional tristate bubble-up • Pin assignment • JTAG boundary scan

Common Functions and their Implementation

Encoders and decoders • Priority encoders • Multiplexers • Tristates used as Muxes • Parity generator • Shift Registers • Johnson (ring) "counters" • Linear Feedback Shift Registers

Arithmetic Structures

Half and full adders • Large adders •: Carry lookahead adder • Pipelining • Synthesis of adders • Counters • Wide counters • Binary to BCD conversion • Serial arithmetic • Importance of synchronous design

Synchronous Finite State Machines and Memories

Definition • Graphical entry and symbolism • Moore and Mealy structures • Implementation • State encoding and optimisation • Using HDLs to design FSMs • Using memories • Memory types

Introduction to ASICs

ASIC types and technologies • ASIC economics • Design for test • Design process for ASICs

Course Dates:
March 21st, 2019	Ringwood, UK	Enquire
March 25th, 2019	Heesch, NL	Enquire
April 4th, 2019	Munich, DE	Enquire
May 9th, 2019	Paris, FR	Enquire
May 13th, 2019	Ankara, TR	Enquire
August 21st, 2019	Ankara, TR	Enquire
September 30th, 2019	Ringwood, UK	Enquire
indicates CONFIRMED TO RUN courses.

Looking for team-based training, or other locations?

Complete an on-line form and a Doulos representative will get back to you »

Developing & Delivering KnowHow