Saturday 24 February 2018

Developing & Delivering KnowHow

Home > Training > Xilinx - Vivado HLS ONLINE
Doulos Live Online trainingVivado Logo

Xilinx - Vivado HLS ONLINE
Jetzt Auf Deutsch


Auch bekannt als C-based Design: High-Level Synthesis with Vivado HLS by Xilinx. Früher AutoESL.

Termine und Orte

Bitte beachten Sie: Hier handelt es sich um ein ONLINE-Training mit LIVE Dozent.

Es behandelt bei ähnlichem Lernerfolg den selben Inhalt wie ein klassisches Training.

Kursbeschreibung

Dieser Kurs bietet eine umfangreiche Einführung in Vivado® HLS (High-Level-Synthesis). Er deckt folgende Themen ab:

  • Synthese-Strategien
  • Features
  • Verbesserte Durchlaufzeit
  • Fläche
  • Schnittstellen-Kreierung
  • Latenzzeit
  • Kodierung der Testumgebung
  • Kodierungstips.

Sie werden lernen Vivado HLS zum Optimieren von Code für eine hoch-performante eingebettete Umgebung zu nutzen und diesen durch Download in ein System zu validieren.

Kursdauer

4 sessions (Details » )

Wer sollte teilnehmen?

Software- und Hardware-Ingenieure, die High-Level-Synthese nutzen wollen.

Voraussetzungen

  • Kenntnisse in C, C++ oder System C
  • High-Level-Synthese für Software-Ingenieure ODER High-Level-Synthese für Hardware-Ingenieure

Erlerntes Wissen

Nach Abschluss dieses umfangreichen Kurses werden Sie wissen, wie:

  • Sie Ihre Produktivität durch Nutzung von Vivado HLS (High-Level-Synthese) verbessern können
  • der High-Level-Synthese-Flow aufgebaut ist
  • Sie Vivado HLS für ein erstes Projekt nutzen können
  • wichtig die Testumgebung ist
  • Sie Direktiven verwenden, um die Performance und die Fläche zu verbessern und um RTL-Schnittstellen auszuwählen
  • typische Kodierungsfehler aussehen, und wie Sie Ihren Code für RTL/Hardware verbessern können
  • Sie eine System-Integration Ihrer in Vivado HLS generierten Blöcke durchführen können

Struktur und Inhalt

Sessions 1 and 2
  • Introduction to High-Level Synthesis and Vivado HLS
  • Using Vivado HLS: GUI Flow
  • Lab 1: Introduction to the Vivado HLS Tool Flow
  • Vivado HLS Command Line Interface
  • Lab 2 Introduction to the Vivado HLS CLI Flow
  • Optimizing for Latency
  • Lab 3: The Impact of Unrolling Loops
Sessions 3 and 4
  • Optimizing for Throughput
  • Lab 4: Optimizing for Throughput
  • Optimizing Arrays
  • Lab 5: Handling Memories
  • Optimizing for Area
  • I/O Interfaces
  • Lab 6: Embedded System Integration
  • Vivado HLS: C Code
  • Lab 7: Matrix Multiplication

Übungsbeschreibungen

  • Lab 1: Introduction to the Vivado HLS Tool Flow – Utilize the GUI to simulate and create a project. Perform RTL synthesis, verification, and exporting the C design as an IP.
  • Lab 2 Introduction to the Vivado HLS CLI Flow – Utilize a make file to perform C simulation. Create a project and perform C synthesis, RTL verification, and RTL packaging.
  • Lab 3: The Impact of Unrolling Loops – Analyze multiple results of the design and apply directives to optimize loop latency.
  • Lab 4: Optimizing for Throughput – Optimize loop performance and modify pipelining and its affect on performance.
  • Lab 5: Handling Memories – Analyze the impact of manipulating arrays. Utilize directives to optimize the design for area.
  • Lab 6: Embedded System Integration – Set up an embedded design, create an HLS pcore to import into the embedded design, and validate the system on the demo board.
  • Lab 7: Matrix Multiplication – Write a C-code 3x3 matrix multiplier, verify the design, and apply directives to improve performance.

Scheduled Course Dates: German Language

Scheduled Course Dates: English Language


Back to top