Global training solutions for engineers creating the world's electronics
Menu

Training

Doulos ist ein unabhängiges Unternehmen. Wir setzen den Industriestandard für qualitativ hochwertige technische Trainings in den Methodiken und Sprachen für SystemC, SystemVerilog, PSL, VHDL, Verilog, Perl und Tcl/Tk. Unser Trainingsangebot umfasst Hardware Design, Verifikationsmethodik und System Level Design für FPGA-, ASIC- und SoC-Design.

Öffentliches und In-House training

In Europa und den USA werden regelmäßig öffentliche Trainings durchgeführt. Inhouse- (beim Kunden vor Ort) und teambasierte Trainings werden weltweit angeboten. Wir garantieren eine technisch hochversierte Interaktion, um zu gewährleisten, dass das Training genau auf Ihre Ansprüche abgestimmt ist.
Um sämtliche Details der öffentlichen und Inhouse-Trainings in Ihrer Region einsehen zu können, nutzen Sie bitte die Menüoptionen auf der linken Seite.

Upcoming Live Webinars

Image 1

Working with Devicetrees

Friday August 08 2025

1 hour session (All Time Zones)

This webinar will demystify how hardware is described by the devicetree and how the Linux kernel can use the data provided by the devicetree description to configure how device drivers talk to the underlying hardware.

Register Now

Image 1

Python Magic Methods

Wednesday August 13 2025

1 hour session (All Time Zones)

This webinar will enable you to sharpen up your Python coding skills as we explore Python magic methods.

Register Now

Image 1

Embedded C++: Dispelling Myths and Pre-conceptions

Friday August 15 2025

1 hour session (All Time Zones)

This webinar aims to resolve any fears you may have of using C++ for embedded applications, by exploring what actually goes on within the compiler…

Register Now

Image 1

Understanding Random Stability in SystemVerilog and UVM

Wednesday August 20 2025

1 hour session (All Time Zones)

This webinar will explain random stability in SystemVerilog and in UVM, the Universal Verification Methodology.

Register Now

Image 1

How to Accelerate Both your FPGA Application and Productivity

Friday August 22 2025

1 hour session (All Time Zones)

This webinar introduces the Vitis-based design methodology that offers a structured approach for all aspects of software development, debug and deployment for individual kernels and complete systems.

Register Now