Free Online Training Events
Free Technical Resources
view dates and locations
In English
Wie Viel SystemVerilog training Brauchen Sie? Bitte sehen Sie das Video an!
Open Verification Methodology (OVM) ist eine nicht proprietäre Methodik zur funktionalen Verifikation auf Basis von SystemVerilog. Quellcode und Dokumentation sind im Rahmen einer Open-Source-Apache-Lizenz kostenlos verfügbar.
OVM bietet ein vollständiges Framework zur Erstellung anspruchsvoller Umgebungen für die funktionale Verifikation in SystemVerilog und unterstützt die Entwicklung und Bereitstellung wiederverwendbarer Verifikationskomponenten. Zu den weiteren Vorteilen von OVM zählen die umfassende Unterstützung für die Generierung von Constrained-Random-Stimuli, einschließlich strukturierter Sequenzen, und die Transaction-Level Modelling. OVM-Testbenches unterstützen zudem funktionales Coverage und Assertions. OVM nutzt die objektorientierten (oder „klassenbasierten") Programmierfunktionen von SystemVerilog. Dank der offenen Struktur, der umfangreichen Automatisierung und der Standardschnittstellen auf Transaktionsebene ist OVM ideal zur Erstellung von Umgebungen für die funktionale Verifikation geeignet - angefangen von einfachen Tests auf Blockebene bis hin zu hoch komplexen Coverage-gestützten Testbenches.
Voraussetzung für die Teilnahme an diesem Kurs sind gute Grundkenntnisse in SystemVerilog. Die Teilnehmer werden umfassend auf den Einsatz von SystemVerilog-basierten Verifikationsprojekten in der Praxis vorbereitet. Besondere Schwerpunkte bilden dabei die Grundsätze der Verifikation und die intensive praktische Anwendung von OVM mit handelsüblichen Tools wie Mentor Graphics QuestaTMSim und Cadence Incisive® Enterprise Simulator.
Die Workshops nehmen ca. 50% der Unterrichtszeit ein und basieren auf sorgfältig ausgearbeiteten Übungen, die die Kursteilnehmer in ihren neu erworbenen Kenntnissen herausfordern und das Erlernte untermauern. Im Rahmen der praxisorientierten Workshops erstellen die Kursteilnehmer eine vollständige OVM-Verifikationsumgebung für ein kleines Mustersystem.
Für Entwickler ohne Vorkenntnisse oder Erfahrungen in SystemVerilog stellt der Doulos Kurs Comprehensive SystemVerilog (oder ein gleichwertiges Training) eine wesentliche Voraussetzung dar. Bei Inhouse-Trainings kann das Grundlagentraining Modular SystemVerilog auf die speziellen Anforderungen Ihres Teams zugeschnitten werden. Zur Erörterung Ihrer spezifischen Anforderungen und geeigneter Optionen wenden Sie sich bitte direkt an Doulos.
Die Doulos Trainingsunterlagen sind allgemein für ihren umfassenden Informationsgehalt und die benutzerfreundliche Präsentation bekannt. In ihrem Aufbau, Inhalt und ihrer Themenbehandlung sind sie einzigartig im HDL-Trainingsbereich, was sie zu begehrten Nachschlagewerken gemacht hat. Die Kursunterlagen umfassen:
Course structure • motivation • principles of coverage-driven verification • benefits • transaction level modelling • overview of AVM and URM • the OVM kit• test bench organisation • OVM class summary • overview of key OVM features
Test bench structure • ovm_env and ovm_test • field automation macros • basic reporting • transaction classes • generating a randomized sequence • driver class • linking to the DUT • virtual interfaces • running a test • Lab - a simple test bench
Creating a monitor • the OVM printer • reports and actions • configuring the OVM report handler • ovm_analysis_port / export • connecting analysis ports and exports • ovm_subscriber• tlm_analysis_fifo • Lab - Monitor with analysis ports
The role of assertions • structural versus protocol assertions • reference models • monitor operation • sampling signal values • scoreboards and the ovm_scoreboard class • OVM built-in comparators • specifying match rules • redirecting reports • log files • Lab - implementing a checker
Separating data gathering from coverage analysis • property-based coverage • property variables and actions • covergroup and coverpoint • cross coverage • binning • analysis subscriber • coverage on internal states of DUT • Lab - creating a coverage collector
Constrained random stimulus • packing OVM class fields • emulating ROM with instruction driver • creating sequences manually • controlling the constraint solver • serial I/O example • overriding generated sequence items • Lab - constraints and random stimulus
Using component names to represent hierarchy • locating and identifying component instances by name • using the OVM factory • registering fields with factory • overriding factory defaults • using the factory with parameterized components • setting and getting configuration details • virtual interface wrappers • configuring multiple tests • configuration with command-line arguments • stopping a test • OVM objection class • Lab - testbench configuration and overriding the factory
"Agent" architecture and its relationship with other verification methodologies • class monitors and drivers • standard agent architecture • ovm_agent • sequence library and default OVM sequences • communication between sequencer and driver • connecting and configuring agent • Lab - building a simple agent with sequencer
Sequencer and sequences - the ovm_sequence class • creating custom sequences • sequence macros and the body task • sequence phases • configuring sequences • complex sequences • introduction to virtual sequences virtual sequencers • Lab - creating and extending user-defined sequences
TLM interfaces and ports • implementing an export• using tlm_fifo analysis ports • coverage-based test controllers • error injection • child process control
Using sequence callback methods • getting response from sequence driver • grabbing control of sequences • concurrent sequence control • multi-layer sequences using inheritance • multi-layer sequences and sequencers
Callback uses • OVM Callback class • Inserting callbacks into a component • Defining callback functions • Registering callback objects with components
Object-Oriented Programming • class • object • method • constructor • extends • inheritance • overriding • virtual method • up-cast • parameterised class
Doulos acknowledges all trademarks and registered trademarks as the property of their respective owners.
Wednesday October 16 2024
1 hour session (All Time Zones)
This webinar will introduce you to the Universal Verification Methodology. The aim is to provide you with a base to start learning the rest of UVM, starting at why you would want to use it and the key components of a UVM test bench.